IT之家 5 月 15 日消息，韩媒 ETNews 昨日（5 月 14 日）发布博文，报道称三星正研发新一代移动内存封装技术 Multi Stacked FOWLP，有望提升带宽 15％至 30％，堆叠容量增加超过 1.5 倍。
消息称这项内存封装技术建立在三星现有的垂直铜柱堆叠（VCS）技术之上，目标通过更高纵横比的铜柱，突破传统 LPDDR 封装的带宽和容量限制。
IT之家援引博文介绍，传统移动内存封装依赖铜线键合，I/O 端子数量大致受限在 128 到 256 个之间，同时还面临信号损耗更高、散热和能效较弱的问题。
新方案则继续沿着这条路线走，只是把铜柱做得更细、更高，从而在有限空间里塞入更多连接点。更具体地说，三星计划调整 VCS 封装中铜柱的纵横比，从原来的 3—5:1 提高到 15—20:1，从而提高内存带宽。
不过该方案的挑战之一，在于铜柱一旦细到 10 微米以下，更容易弯折甚至断裂。因此三星结合 FOWLP 工艺，把芯片封装后向外延伸布线，用来给这些超细铜柱提供额外支撑。
按照报道说法，这种设计有望在相同面积内放入更多 I/O 端子，进而把带宽提高 15％到 30％，并让内存堆叠容量增加超过 1.5 倍。
放到实际设备里，这意味着手机或 XR 设备在本地跑更重的 AI 任务时，内存子系统的供数能力可能更强。只是原文没有给出测试条件，因此这些提升暂时还不能直接等同于终端体验涨幅。
不过，这项技术仍在开发阶段，量产和商用时间线还不清楚。部分业内观察人士认为，它最早可能用于 Exynos 2800，或 Exynos 2900。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。